Low Power Circuit Design Methodology with Layout Dependent Effect-aware Leakage Current Reduction

フォーマット:

学位論文

責任表示:

チン, イサオ

言語:

英語

著者名:

チン, イサオ  

バージョン:

ETD

概要:

本研究は、65nm以降の半導体微細製造プロセスにおける集積回路において、電力消費の支配的な要因の一つとなる漏れ(リーク)電流を低減する手法を提案している。

URL:

http://id.nii.ac.jp/1077/00000393/